台积电：2nm芯片生态系统开发已接近完成

作为年度开放创新平台论坛的一部分，台积电上周与其欧洲合作伙伴进行了交谈。 路演的大部分内容都致力于下一代铸造技术。 台积电的 2 纳米级 N2、N2P 和 N2X 工艺技术将引入多项创新，包括纳米片环栅 (GAA) 晶体管、背面功率传输和超高性能金属-绝缘体-金属 (SHPMIM) 未来几年的电容器。 台积电警告说，为了从这些创新中受益，芯片设计人员必须使用新的电子设计自动化（EDA）、验证、模拟和IP。 虽然做出如此大的转变并不容易，但台积电为芯片设计人员带来了一些好消息：尽管 N2 还需要几年时间，但许多主要的 EDA、验证、基础 IP 和模拟 IP 已经可用。

台积电设计基础设施管理部门的 Dan Kochpatcharin 在阿姆斯特丹举行的 OIP 2023 会议上表示：“对于 N2，我们已经可以提前 2 年与他们合作，因为 nanosheet 是不同的。” “[EDA] 工具必须准备好。 因此，OIP 所做的就是尽早与他们合作。”我们拥有一支与 EDA 合作伙伴、IP 合作伙伴和其他合作伙伴合作的工程团队。

*台积电公布的芯片密度是“混合密度”，由 50% 逻辑、30% SRAM 和 20% 模拟组成。

来源和详细信息：
https://www.anandtech.com/show/21091/tsmc-ecosystem-for-2nm-chip-development-is-nearing-completion